๋ณธ๋ฌธ ๋ฐ”๋กœ๊ฐ€๊ธฐ
Computer Science/Computer Structure

10 ๋ช…๋ น์–ด ์ง‘ํ•ฉ ๊ตฌ์กฐ (Feat. CISC & RISC)

by Dowon Kang 2023. 12. 29.

์ปดํ“จํ„ฐ ์•„ํ‚คํ…์ฒ˜๋Š” ํ”„๋กœ์„ธ์„œ๊ฐ€ ์ดํ•ดํ•˜๊ณ  ์‹คํ–‰ํ•  ์ˆ˜ ์žˆ๋Š” ๋ช…๋ น์–ด ์ง‘ํ•ฉ์„ ์ •์˜ํ•ฉ๋‹ˆ๋‹ค. ๋‹ค์–‘ํ•œ ์•„ํ‚คํ…์ฒ˜๊ฐ€ ์กด์žฌํ•˜์ง€๋งŒ, ์—ฌ๊ธฐ์„œ๋Š” ์ฃผ๋กœ ์‚ฌ์šฉ๋˜๋Š” ๋‘ ๊ฐ€์ง€ ์•„ํ‚คํ…์ฒ˜์— ๋Œ€ํ•ด ์„ค๋ช…ํ•˜๊ฒ ์Šต๋‹ˆ๋‹ค.

 

์ธํ…” CPU (x86 ์•„ํ‚คํ…์ฒ˜)

์ธํ…”๊ณผ AMD์˜ x86 ์•„ํ‚คํ…์ฒ˜๋Š” ์ฃผ๋กœ ๊ฐœ์ธ ์ปดํ“จํ„ฐ ๋ฐ ์„œ๋ฒ„์—์„œ ์‚ฌ์šฉ๋ฉ๋‹ˆ๋‹ค. x86 ๋ช…๋ น์–ด ์ง‘ํ•ฉ์€ ์ธํ…”๊ณผ AMD ํ”„๋กœ์„ธ์„œ๊ฐ€ ์ดํ•ดํ•˜๊ณ  ์‹คํ–‰ํ•  ์ˆ˜ ์žˆ๋Š” ๋ช…๋ น์–ด๋ฅผ ์ •์˜ํ•ฉ๋‹ˆ๋‹ค. ๋Œ€ํ‘œ์ ์ธ x86 ๋ช…๋ น์–ด ์„ธํŠธ๋กœ๋Š” IA-32(32๋น„ํŠธ)์™€ x86-64(64๋น„ํŠธ)๊ฐ€ ์žˆ์Šต๋‹ˆ๋‹ค. ๋งŽ์€ ์†Œํ”„ํŠธ์›จ์–ด ๋ฐ ์šด์˜ ์ฒด์ œ๊ฐ€ x86 ์•„ํ‚คํ…์ฒ˜๋ฅผ ์ง€์›ํ•˜๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค.

x86 ์•„ํ‚คํ…์ฒ˜ ์ฝ”๋“œ

 

 

ARM ์•„ํ‚คํ…์ฒ˜

ARM ์•„ํ‚คํ…์ฒ˜๋Š” ์ฃผ๋กœ ๋ชจ๋ฐ”์ผ ๊ธฐ๊ธฐ ๋ฐ ์ž„๋ฒ ๋””๋“œ ์‹œ์Šคํ…œ์—์„œ ์‚ฌ์šฉ๋ฉ๋‹ˆ๋‹ค. ๋˜ํ•œ ์ตœ๊ทผ์—๋Š” ์ผ๋ถ€ ๋…ธํŠธ๋ถ ๋ฐ ์„œ๋ฒ„์—์„œ๋„ ์‚ฌ์šฉ๋˜๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค. ARM ๋ช…๋ น์–ด ์ง‘ํ•ฉ์€ ARM ํ”„๋กœ์„ธ์„œ๊ฐ€ ์ดํ•ดํ•˜๊ณ  ์‹คํ–‰ํ•˜๋Š” ๋ช…๋ น์–ด๋ฅผ ์ •์˜ํ•ฉ๋‹ˆ๋‹ค. ARM ์•„ํ‚คํ…์ฒ˜๋Š” 32๋น„ํŠธ ๋ฐ 64๋น„ํŠธ ๋ฒ„์ „์ด ์žˆ์œผ๋ฉฐ, ์˜ˆ๋ฅผ ๋“ค๋ฉด ARMv7-A(32๋น„ํŠธ)์™€ ARMv8-A(64๋น„ํŠธ)๊ฐ€ ์žˆ์Šต๋‹ˆ๋‹ค.

ARM ์•„ํ‚คํ…์ฒ˜ ์ฝ”๋“œ

 

์ข…ํ•ฉํ•˜๋ฉด, ์ธํ…” CPU๋Š” x86 ์•„ํ‚คํ…์ฒ˜๋ฅผ ๊ธฐ๋ฐ˜์œผ๋กœ ํ•˜๊ณ , ๋งฅ (Apple)์˜ ์ตœ๊ทผ ์ปดํ“จํ„ฐ๋Š” ARM ์•„ํ‚คํ…์ฒ˜๋ฅผ ๊ธฐ๋ฐ˜์œผ๋กœ ํ•ฉ๋‹ˆ๋‹ค. ๋”ฐ๋ผ์„œ ๊ฐ๊ฐ์˜ ํ”„๋กœ์„ธ์„œ๋Š” ํ•ด๋‹นํ•˜๋Š” ๋ช…๋ น์–ด ์ง‘ํ•ฉ์„ ์‚ฌ์šฉํ•˜์—ฌ ๋ช…๋ น์„ ์ดํ•ดํ•˜๊ณ  ์‹คํ–‰ํ•ฉ๋‹ˆ๋‹ค.

 

 


 

 

CISC(Cmplex Instruction Set Computing)์™€ RISC(Reduced Instruction Set Computing)๋Š” ์ปดํ“จํ„ฐ ์•„ํ‚คํ…์ฒ˜์˜ ๋‘ ๊ฐ€์ง€ ์ฃผ์š” ์„ค๊ณ„ ์ฒ ํ•™์ž…๋‹ˆ๋‹ค. ์ด ๋‘ ์ฒ ํ•™์€ ๋ช…๋ น์–ด ์ง‘ํ•ฉ์˜ ๊ตฌ์กฐ์™€ ์ฒ˜๋ฆฌ ๋ฐฉ์‹์— ์ฐจ์ด๋ฅผ ๊ฐ€์ง€๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค.

CISC (Complex Instruction Set Computing)

- ๋ณต์žกํ•œ ๋ช…๋ น์–ด ์ง‘ํ•ฉ์„ ํ™œ์šฉํ•˜๋Š” ์ปดํ“จํ„ฐ (CPU)

๋ณต์žกํ•˜๊ณ  ๋‹ค์–‘ํ•œ ๋ช…๋ น์–ด๋“ค์ด ์กด์žฌํ•˜์ง€๋งŒ.. ์‚ฌ์šฉ ๋นˆ๋„๊ฐ€ ๋‚ฎ๋‹ค

  • ๋ช…๋ น์–ด ์ง‘ํ•ฉ์ด ๋ณต์žกํ•ฉ๋‹ˆ๋‹ค: ๋‹ค์–‘ํ•˜๊ณ  ๋ณต์žกํ•œ ๋ช…๋ น์–ด ์„ธํŠธ๋ฅผ ๊ฐ€์ง€๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค. ํ•œ ๊ฐœ์˜ ๋ช…๋ น์–ด๊ฐ€ ์—ฌ๋Ÿฌ ๋™์ž‘์„ ์ˆ˜ํ–‰ํ•  ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค.
  • ๋งŽ์€ ๋ช…๋ น์–ด ํ˜•ํƒœ: ๋‹ค์–‘ํ•œ ํ˜•ํƒœ์˜ ๋ช…๋ น์–ด๊ฐ€ ์กด์žฌํ•˜๋ฉฐ, ๋ฉ”๋ชจ๋ฆฌ ์•ก์„ธ์Šค, ์‚ฐ์ˆ  ์—ฐ์‚ฐ, ๋…ผ๋ฆฌ ์—ฐ์‚ฐ ๋“ฑ ๋‹ค์–‘ํ•œ ๊ธฐ๋Šฅ์„ ์ˆ˜ํ–‰ํ•  ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค.
  • ๋ฉ”๋ชจ๋ฆฌ ์•ก์„ธ์Šค๊ฐ€ ์œ ์—ฐํ•จ: CISC ์•„ํ‚คํ…์ฒ˜๋Š” ๋ฉ”๋ชจ๋ฆฌ ์•ก์„ธ์Šค์— ํŠนํ™”๋˜์–ด ์žˆ์–ด, ์ฃผ์†Œ ๊ณ„์‚ฐ, ์ž๋™ ์ฆ๊ฐ€, ๊ฐ„์ ‘ ์ฃผ์†Œ ์ง€์ • ๋“ฑ์ด ์ง€์›๋ฉ๋‹ˆ๋‹ค.
  • ๋งˆ์ดํฌ๋กœ์ฝ”๋”ฉ์ด ์‚ฌ์šฉ๋จ: ๋ช…๋ น์–ด ํ•˜๋‚˜๊ฐ€ ์—ฌ๋Ÿฌ ๊ฐœ์˜ ๋งˆ์ดํฌ๋กœ ์—ฐ์‚ฐ์œผ๋กœ ๊ตฌ์„ฑ๋˜์–ด ์žˆ์Šต๋‹ˆ๋‹ค.
    ๋Œ€ํ‘œ์ ์ธ CISC ์•„ํ‚คํ…์ฒ˜๋กœ๋Š” x86(์ธํ…” ๋ฐ AMD ํ”„๋กœ์„ธ์„œ)์ด ์žˆ์Šต๋‹ˆ๋‹ค.

 

RISC (Reduced Instruction Set Computing)

- ๋‹จ์ˆœํ•˜๊ณ  ๊ทœ๊ฒฉํ™”๋œ ๋ช…๋ น์–ด ์ง‘ํ•ฉ์„ ์‚ฌ์šฉํ•˜๋Š” ์ปดํ“จํ„ฐ (CPU)

์งง๊ณ  ๊ทœ๊ฒฉํ™”๋œ ๋‹จ์ˆœํ•œ ๋ช…๋ น์–ด, ๋ฉ”๋ชจ๋ฆฌ ์ ‘๊ทผ ์ตœ์†Œํ™”์™€ ๋ ˆ์ง€์Šคํ„ฐ ํ™œ์šฉ (ํŒŒ์ดํ”„๋ผ์ด๋‹ ์šฉ์ด)

  • ๋ช…๋ น์–ด ์ง‘ํ•ฉ์ด ๊ฐ„๋‹จํ•ฉ๋‹ˆ๋‹ค: ๋‹จ์ˆœํ•˜๊ณ  ์ž‘์€ ๋ช…๋ น์–ด ์„ธํŠธ๋ฅผ ๊ฐ€์ง€๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค. ํ•œ ๊ฐœ์˜ ๋ช…๋ น์–ด๋Š” ํ•œ ๊ฐœ์˜ ๊ธฐ๋Šฅ๋งŒ์„ ์ˆ˜ํ–‰ํ•ฉ๋‹ˆ๋‹ค.
  • ๊ณ ์ • ๊ธธ์ด ๋ช…๋ น์–ด: ๋ช…๋ น์–ด์˜ ๊ธธ์ด๊ฐ€ ๊ณ ์ •๋˜์–ด ์žˆ์Šต๋‹ˆ๋‹ค. ๊ฐ„๋‹จํ•œ ๋ช…๋ น์–ด๋กœ ๊ตฌ์„ฑ๋˜์–ด ์žˆ์–ด ๋””์ฝ”๋”ฉ์ด ๊ฐ„๋‹จํ•ฉ๋‹ˆ๋‹ค.
    ๋ ˆ์ง€์Šคํ„ฐ ์ค‘์‹ฌ ๊ตฌ์กฐ: RISC ์•„ํ‚คํ…์ฒ˜๋Š” ๋ ˆ์ง€์Šคํ„ฐ๋ฅผ ๋งŽ์ด ์‚ฌ์šฉํ•˜๋ฉฐ, ๋ฉ”๋ชจ๋ฆฌ ์•ก์„ธ์Šค๋ฅผ ์ตœ์†Œํ™”ํ•ฉ๋‹ˆ๋‹ค.
  • ํŒŒ์ดํ”„๋ผ์ธ ๊ตฌ์กฐ ์‚ฌ์šฉ: ๋ช…๋ น์–ด ์ฒ˜๋ฆฌ๋ฅผ ํŒŒ์ดํ”„๋ผ์ธ ๊ตฌ์กฐ๋กœ ์„ค๊ณ„ํ•˜์—ฌ ๋ช…๋ น์–ด๋ฅผ ์—ฌ๋Ÿฌ ๋‹จ๊ณ„๋กœ ๋‚˜๋ˆ„์–ด ๋™์‹œ์— ์ฒ˜๋ฆฌํ•ฉ๋‹ˆ๋‹ค.
  • ๋Œ€ํ‘œ์ ์ธ RISC ์•„ํ‚คํ…์ฒ˜๋กœ๋Š” ARM, MIPS, SPARC ๋“ฑ์ด ์žˆ์Šต๋‹ˆ๋‹ค.

 

์žฅ๋‹จ์  ๋น„๊ต

  • CISC ์žฅ์ : ๋ณต์žกํ•œ ๋ช…๋ น์–ด๋กœ ์ธํ•ด ํ”„๋กœ๊ทธ๋ž˜๋จธ๊ฐ€ ์‰ฝ๊ฒŒ ํ”„๋กœ๊ทธ๋žจ์„ ์ž‘์„ฑํ•  ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค. ๋ฉ”๋ชจ๋ฆฌ ์•ก์„ธ์Šค๊ฐ€ ์œ ์—ฐํ•˜๋ฏ€๋กœ ์ ์€ ๋ช…๋ น์–ด๋กœ ๋งŽ์€ ์ž‘์—…์„ ์ˆ˜ํ–‰ํ•  ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค.
  • CISC ๋‹จ์ : ๋ณต์žกํ•œ ๋ช…๋ น์–ด๋กœ ์ธํ•ด ํ•˜๋“œ์›จ์–ด๊ฐ€ ๋ณต์žกํ•ด์ง€๊ณ  ์ „๋ ฅ ์†Œ๋ชจ๊ฐ€ ๋†’์„ ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค.
  • RISC ์žฅ์ : ๊ฐ„๋‹จํ•˜๊ณ  ๋น ๋ฅธ ๋ช…๋ น์–ด๋กœ ์ธํ•ด ์„ฑ๋Šฅ์ด ํ–ฅ์ƒ๋ฉ๋‹ˆ๋‹ค. ๋ ˆ์ง€์Šคํ„ฐ ์ค‘์‹ฌ ๊ตฌ์กฐ์™€ ํŒŒ์ดํ”„๋ผ์ธ ์ฒ˜๋ฆฌ๋กœ ์ธํ•ด ์ „๋ ฅ ํšจ์œจ์ด ๋†’์Šต๋‹ˆ๋‹ค.
  • RISC ๋‹จ์ : ํ”„๋กœ๊ทธ๋ž˜๋จธ์—๊ฒŒ ๋ ˆ์ง€์Šคํ„ฐ ๊ด€๋ฆฌ ๋“ฑ ์ผ๋ถ€ ์ถ”๊ฐ€ ์ž‘์—…์ด ํ•„์š”ํ•  ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค. ๊ทธ๋ฆฌ๊ณ  ๋ช…๋ น์–ด๋“ค์˜ ์ข…๋ฅ˜๊ฐ€ ์ ๊ธฐ๋•Œ๋ฌธ์— ๋” ๋งŽ์€ ๋ช…๋ น์–ด๋“ค์ด ํ•„์š”. 

 


Intel CPU (x86 Architecture): x86 architecture, predominantly used by Intel and AMD, is based on a Complex Instruction Set Computing (CISC) design with a sophisticated instruction set.

ARM Architecture: Primarily used in mobile devices and embedded systems, the ARM architecture is a Reduced Instruction Set Computing (RISC) design featuring a simple and efficient instruction set.

CISC (Complex Instruction Set Computing): A computer architecture design characterized by a complex and diverse instruction set.

RISC (Reduced Instruction Set Computing): A computer architecture design characterized by a simple and small instruction set, with a focus on a register-centric structure and fixed-length instructions.

 

๋Œ“๊ธ€