์ปดํจํฐ ์ํคํ ์ฒ๋ ํ๋ก์ธ์๊ฐ ์ดํดํ๊ณ ์คํํ ์ ์๋ ๋ช ๋ น์ด ์งํฉ์ ์ ์ํฉ๋๋ค. ๋ค์ํ ์ํคํ ์ฒ๊ฐ ์กด์ฌํ์ง๋ง, ์ฌ๊ธฐ์๋ ์ฃผ๋ก ์ฌ์ฉ๋๋ ๋ ๊ฐ์ง ์ํคํ ์ฒ์ ๋ํด ์ค๋ช ํ๊ฒ ์ต๋๋ค.


์ธํ CPU (x86 ์ํคํ ์ฒ)
์ธํ ๊ณผ AMD์ x86 ์ํคํ ์ฒ๋ ์ฃผ๋ก ๊ฐ์ธ ์ปดํจํฐ ๋ฐ ์๋ฒ์์ ์ฌ์ฉ๋ฉ๋๋ค. x86 ๋ช ๋ น์ด ์งํฉ์ ์ธํ ๊ณผ AMD ํ๋ก์ธ์๊ฐ ์ดํดํ๊ณ ์คํํ ์ ์๋ ๋ช ๋ น์ด๋ฅผ ์ ์ํฉ๋๋ค. ๋ํ์ ์ธ x86 ๋ช ๋ น์ด ์ธํธ๋ก๋ IA-32(32๋นํธ)์ x86-64(64๋นํธ)๊ฐ ์์ต๋๋ค. ๋ง์ ์ํํธ์จ์ด ๋ฐ ์ด์ ์ฒด์ ๊ฐ x86 ์ํคํ ์ฒ๋ฅผ ์ง์ํ๊ณ ์์ต๋๋ค.
x86 ์ํคํ ์ฒ ์ฝ๋

ARM ์ํคํ ์ฒ
ARM ์ํคํ ์ฒ๋ ์ฃผ๋ก ๋ชจ๋ฐ์ผ ๊ธฐ๊ธฐ ๋ฐ ์๋ฒ ๋๋ ์์คํ ์์ ์ฌ์ฉ๋ฉ๋๋ค. ๋ํ ์ต๊ทผ์๋ ์ผ๋ถ ๋ ธํธ๋ถ ๋ฐ ์๋ฒ์์๋ ์ฌ์ฉ๋๊ณ ์์ต๋๋ค. ARM ๋ช ๋ น์ด ์งํฉ์ ARM ํ๋ก์ธ์๊ฐ ์ดํดํ๊ณ ์คํํ๋ ๋ช ๋ น์ด๋ฅผ ์ ์ํฉ๋๋ค. ARM ์ํคํ ์ฒ๋ 32๋นํธ ๋ฐ 64๋นํธ ๋ฒ์ ์ด ์์ผ๋ฉฐ, ์๋ฅผ ๋ค๋ฉด ARMv7-A(32๋นํธ)์ ARMv8-A(64๋นํธ)๊ฐ ์์ต๋๋ค.
ARM ์ํคํ ์ฒ ์ฝ๋

์ข ํฉํ๋ฉด, ์ธํ CPU๋ x86 ์ํคํ ์ฒ๋ฅผ ๊ธฐ๋ฐ์ผ๋ก ํ๊ณ , ๋งฅ (Apple)์ ์ต๊ทผ ์ปดํจํฐ๋ ARM ์ํคํ ์ฒ๋ฅผ ๊ธฐ๋ฐ์ผ๋ก ํฉ๋๋ค. ๋ฐ๋ผ์ ๊ฐ๊ฐ์ ํ๋ก์ธ์๋ ํด๋นํ๋ ๋ช ๋ น์ด ์งํฉ์ ์ฌ์ฉํ์ฌ ๋ช ๋ น์ ์ดํดํ๊ณ ์คํํฉ๋๋ค.
CISC(Cmplex Instruction Set Computing)์ RISC(Reduced Instruction Set Computing)๋ ์ปดํจํฐ ์ํคํ ์ฒ์ ๋ ๊ฐ์ง ์ฃผ์ ์ค๊ณ ์ฒ ํ์ ๋๋ค. ์ด ๋ ์ฒ ํ์ ๋ช ๋ น์ด ์งํฉ์ ๊ตฌ์กฐ์ ์ฒ๋ฆฌ ๋ฐฉ์์ ์ฐจ์ด๋ฅผ ๊ฐ์ง๊ณ ์์ต๋๋ค.
CISC (Complex Instruction Set Computing)
- ๋ณต์กํ ๋ช ๋ น์ด ์งํฉ์ ํ์ฉํ๋ ์ปดํจํฐ (CPU)

- ๋ช ๋ น์ด ์งํฉ์ด ๋ณต์กํฉ๋๋ค: ๋ค์ํ๊ณ ๋ณต์กํ ๋ช ๋ น์ด ์ธํธ๋ฅผ ๊ฐ์ง๊ณ ์์ต๋๋ค. ํ ๊ฐ์ ๋ช ๋ น์ด๊ฐ ์ฌ๋ฌ ๋์์ ์ํํ ์ ์์ต๋๋ค.
- ๋ง์ ๋ช ๋ น์ด ํํ: ๋ค์ํ ํํ์ ๋ช ๋ น์ด๊ฐ ์กด์ฌํ๋ฉฐ, ๋ฉ๋ชจ๋ฆฌ ์ก์ธ์ค, ์ฐ์ ์ฐ์ฐ, ๋ ผ๋ฆฌ ์ฐ์ฐ ๋ฑ ๋ค์ํ ๊ธฐ๋ฅ์ ์ํํ ์ ์์ต๋๋ค.
- ๋ฉ๋ชจ๋ฆฌ ์ก์ธ์ค๊ฐ ์ ์ฐํจ: CISC ์ํคํ ์ฒ๋ ๋ฉ๋ชจ๋ฆฌ ์ก์ธ์ค์ ํนํ๋์ด ์์ด, ์ฃผ์ ๊ณ์ฐ, ์๋ ์ฆ๊ฐ, ๊ฐ์ ์ฃผ์ ์ง์ ๋ฑ์ด ์ง์๋ฉ๋๋ค.
- ๋ง์ดํฌ๋ก์ฝ๋ฉ์ด ์ฌ์ฉ๋จ: ๋ช
๋ น์ด ํ๋๊ฐ ์ฌ๋ฌ ๊ฐ์ ๋ง์ดํฌ๋ก ์ฐ์ฐ์ผ๋ก ๊ตฌ์ฑ๋์ด ์์ต๋๋ค.
๋ํ์ ์ธ CISC ์ํคํ ์ฒ๋ก๋ x86(์ธํ ๋ฐ AMD ํ๋ก์ธ์)์ด ์์ต๋๋ค.
RISC (Reduced Instruction Set Computing)
- ๋จ์ํ๊ณ ๊ท๊ฒฉํ๋ ๋ช ๋ น์ด ์งํฉ์ ์ฌ์ฉํ๋ ์ปดํจํฐ (CPU)

- ๋ช ๋ น์ด ์งํฉ์ด ๊ฐ๋จํฉ๋๋ค: ๋จ์ํ๊ณ ์์ ๋ช ๋ น์ด ์ธํธ๋ฅผ ๊ฐ์ง๊ณ ์์ต๋๋ค. ํ ๊ฐ์ ๋ช ๋ น์ด๋ ํ ๊ฐ์ ๊ธฐ๋ฅ๋ง์ ์ํํฉ๋๋ค.
- ๊ณ ์ ๊ธธ์ด ๋ช
๋ น์ด: ๋ช
๋ น์ด์ ๊ธธ์ด๊ฐ ๊ณ ์ ๋์ด ์์ต๋๋ค. ๊ฐ๋จํ ๋ช
๋ น์ด๋ก ๊ตฌ์ฑ๋์ด ์์ด ๋์ฝ๋ฉ์ด ๊ฐ๋จํฉ๋๋ค.
๋ ์ง์คํฐ ์ค์ฌ ๊ตฌ์กฐ: RISC ์ํคํ ์ฒ๋ ๋ ์ง์คํฐ๋ฅผ ๋ง์ด ์ฌ์ฉํ๋ฉฐ, ๋ฉ๋ชจ๋ฆฌ ์ก์ธ์ค๋ฅผ ์ต์ํํฉ๋๋ค. - ํ์ดํ๋ผ์ธ ๊ตฌ์กฐ ์ฌ์ฉ: ๋ช ๋ น์ด ์ฒ๋ฆฌ๋ฅผ ํ์ดํ๋ผ์ธ ๊ตฌ์กฐ๋ก ์ค๊ณํ์ฌ ๋ช ๋ น์ด๋ฅผ ์ฌ๋ฌ ๋จ๊ณ๋ก ๋๋์ด ๋์์ ์ฒ๋ฆฌํฉ๋๋ค.
- ๋ํ์ ์ธ RISC ์ํคํ ์ฒ๋ก๋ ARM, MIPS, SPARC ๋ฑ์ด ์์ต๋๋ค.
์ฅ๋จ์ ๋น๊ต
- CISC ์ฅ์ : ๋ณต์กํ ๋ช ๋ น์ด๋ก ์ธํด ํ๋ก๊ทธ๋๋จธ๊ฐ ์ฝ๊ฒ ํ๋ก๊ทธ๋จ์ ์์ฑํ ์ ์์ต๋๋ค. ๋ฉ๋ชจ๋ฆฌ ์ก์ธ์ค๊ฐ ์ ์ฐํ๋ฏ๋ก ์ ์ ๋ช ๋ น์ด๋ก ๋ง์ ์์ ์ ์ํํ ์ ์์ต๋๋ค.
- CISC ๋จ์ : ๋ณต์กํ ๋ช ๋ น์ด๋ก ์ธํด ํ๋์จ์ด๊ฐ ๋ณต์กํด์ง๊ณ ์ ๋ ฅ ์๋ชจ๊ฐ ๋์ ์ ์์ต๋๋ค.
- RISC ์ฅ์ : ๊ฐ๋จํ๊ณ ๋น ๋ฅธ ๋ช ๋ น์ด๋ก ์ธํด ์ฑ๋ฅ์ด ํฅ์๋ฉ๋๋ค. ๋ ์ง์คํฐ ์ค์ฌ ๊ตฌ์กฐ์ ํ์ดํ๋ผ์ธ ์ฒ๋ฆฌ๋ก ์ธํด ์ ๋ ฅ ํจ์จ์ด ๋์ต๋๋ค.
- RISC ๋จ์ : ํ๋ก๊ทธ๋๋จธ์๊ฒ ๋ ์ง์คํฐ ๊ด๋ฆฌ ๋ฑ ์ผ๋ถ ์ถ๊ฐ ์์ ์ด ํ์ํ ์ ์์ต๋๋ค. ๊ทธ๋ฆฌ๊ณ ๋ช ๋ น์ด๋ค์ ์ข ๋ฅ๊ฐ ์ ๊ธฐ๋๋ฌธ์ ๋ ๋ง์ ๋ช ๋ น์ด๋ค์ด ํ์.
Intel CPU (x86 Architecture): x86 architecture, predominantly used by Intel and AMD, is based on a Complex Instruction Set Computing (CISC) design with a sophisticated instruction set.
ARM Architecture: Primarily used in mobile devices and embedded systems, the ARM architecture is a Reduced Instruction Set Computing (RISC) design featuring a simple and efficient instruction set.
CISC (Complex Instruction Set Computing): A computer architecture design characterized by a complex and diverse instruction set.
RISC (Reduced Instruction Set Computing): A computer architecture design characterized by a simple and small instruction set, with a focus on a register-centric structure and fixed-length instructions.
'Computer Science > Computer Structure' ์นดํ ๊ณ ๋ฆฌ์ ๋ค๋ฅธ ๊ธ
12 Cache Memory (์บ์ ๋ฉ๋ชจ๋ฆฌ) (0) | 2023.12.31 |
---|---|
11 RAM (1) | 2023.12.30 |
9 ๋ช ๋ น์ด ๋ณ๋ ฌ ์ฒ๋ฆฌ ๊ธฐ๋ฒ (1) | 2023.12.28 |
8 Clock, Core and Thread (ํด๋ญ, ์ฝ์ด, ์ค๋ ๋) (0) | 2023.12.26 |
7 Instruction Cycle & Interrupt (๋ช ๋ น์ด ์ฌ์ดํด๊ณผ ์ธํฐ๋ฝํธ) (1) | 2023.12.23 |
๋๊ธ