7 Instruction Cycle & Interrupt (명령어 사이클과 인터럽트)

CPU는 명령어를 실행하고 데이터를 처리하는 역할을 수행합니다. 여기서 명령어 사이클과 인터럽트에 대해 간단히 설명하겠습니다.

 

CPU는 정해진 흐름대로 명령어를 처리합니다. 집을 짓는 작업자들이 집의 토대를 정하고 벽을 쌓아 지붕을 올리는 순서가 있듯이 CPU도 메모리와 끊임없이 교류하며 일을 합니다. 조금 더 구체적으로 알아봅시다. 

 

명령어 사이클 (Instruction Cycle):

명령어 사이클(Instruction Cycle)은 CPU가 하나의 명령어를 실행하는 데 필요한 기본적인 단계들의 연속입니다. 이 사이클은 CPU의 동작 원리를 이해하고 명령어를 처리하는 방식을 설명하는 데 사용됩니다.

 

명령어 사이클은 일반적으로 다음의 단계로 구성됩니다:

1) 프로그램 카운터 (Program Counter) 증가: 프로그램 카운터는 현재 실행 중인 명령어의 메모리 주소를 나타냅니다. 명령어 사이클이 시작되면 프로그램 카운터가 다음 명령어의 주소로 증가합니다.
2) 명령어 가져오기 (Fetch): 프로그램 카운터가 가리키는 메모리 주소에서 명령어를 메모리로부터 가져옵니다.
3) 명령어 해독 (Decode): 가져온 명령어를 해독하여 CPU가 이해할 수 있는 내부 명령어로 변환합니다.
4) 실행 (Execute): 명령어를 실행합니다. 이 단계에서 CPU는 해당 명령어에 따라 적절한 연산을 수행하거나 메모리를 조작합니다.
5) 결과 저장 (Write Back): 실행한 명령어로부터 얻은 결과를 레지스터나 메모리에 저장합니다.

 

이렇게 명령어 사이클이 반복되면서 프로그램이 실행됩니다. 이는 기본적인 명령어 사이클의 순서이며, 다양한 명령어와 명령어 형식에 따라 세부적인 동작은 달라질 수 있습니다.

 

 

 

---

 

 

인터럽트 (Interrupt)

인터럽트는 CPU가 현재 실행 중인 작업을 중단하고 급하게 특정 상황에 대응하기 위해 발생하는 신호입니다.

인터럽트는 주로 하드웨어나 소프트웨어에서 발생하며, 다양한 유형이 있습니다. 

 

1) 동기 인터럽트 (Synchronous interrupts) : CPU가 예기치 못한 상황을 접했을 때 발생 (=exception, 예외). 동기 인터럽트의 몇 가지 예외적인 상황에는 다음과 같은 것들이 있습니다.

• 연산 오류 (Arithmetic Exception): 0으로 나누기나 유효 범위를 벗어난 연산 등 수학 연산에서 오류가 발생한 경우입니다.
• 메모리 접근 오류 (Memory Access Violation): 프로그램이 허용되지 않은 메모리 영역에 접근하려고 할 때 발생합니다
• 명령어 오류 (Illegal Instruction): 명령어가 잘못된 형식이거나 지원하지 않는 명령어일 때 발생합니다.
• 페이지 부재 (Page Fault): 가상 메모리 시스템에서 요청한 페이지가 현재 메모리에 없는 경우 발생합니다.
• 배열 범위 초과 (Array Out of Bounds): 배열의 범위를 넘어서 접근하는 경우에 발생합니다.

이러한 동기 인터럽트는 프로그램이 예외 상황에 대응할 수 있도록 예외 처리(Exception Handling) 메커니즘을 통해 다루어집니다. 프로그래머는 예외 처리 코드를 작성하여 이러한 상황에서 시스템이 올바르게 대응하도록 할 수 있습니다. 동기 인터럽트는 프로그램의 안전성과 예측성을 높이기 위해 중요한 역할을 합니다.

 

 

2) 비동기 인터럽트 (Hardware Interrupt) : 하드웨어 인터럽트는 주로 외부 장치에서 발생하는 인터럽트로, 컴퓨터 시스템이 외부 환경과 상호작용할 수 있도록 하는 중요한 메커니즘입니다. 여러 가지 하드웨어 장치들이 CPU에게 어떤 이벤트가 발생했음을 알리고, CPU는 해당 이벤트에 즉시 응답합니다. 

하드웨어 인터럽트는 입출력 작업중에 자주 발생합니다. 예를 들어, 프린터가 일을 완료하면 CPU에게 '완료'의 알림을 보냅니다. CPU는 알림이 오기전까지는 다른 일을 할 수가 있습니다. 보통 CPU가 프린터보다 일처리가 빠르니까요. 여기서 알림을 보내는 행위가 바로 하드웨어 인터럽트입니다.

 

아래는 주요 하드웨어 인터럽트의 예와 설명입니다:

• 타이머 인터럽트 (Timer Interrupt): 타이머는 일정 주기마다 인터럽트를 발생시키는데, 이를 통해 운영 체제는 다양한 작업을 관리하고 스케줄링할 수 있습니다. 주기적으로 발생하는 타이머 인터럽트는 정기적으로 운영 체제에 CPU를 넘겨줌으로써 멀티태스킹을 지원합니다.
• 입출력 인터럽트 (I/O Interrupt): 외부 장치(예: 키보드, 마우스, 디스크 드라이브 등)에서 입력이 발생하면 해당 장치는 CPU에게 인터럽트를 발생시킵니다. 이를 통해 CPU는 입출력 작업을 처리하고 프로그램의 실행을 중단하지 않고도 외부 장치와 통신할 수 있습니다.
• 인터럽트 컨트롤러 (Interrupt Controller): 여러 하드웨어 장치들이 동시에 인터럽트를 발생시키면, 인터럽트 컨트롤러가 이를 관리하여 CPU에게 전달합니다. 인터럽트 컨트롤러는 우선순위를 지정하거나 인터럽트를 마스킹하는 등의 역할을 수행합니다.
• 시스템 버스 에러 (Bus Error): 하드웨어 간의 통신 중 오류가 발생하면 인터럽트가 발생할 수 있습니다. 이는 메모리나 버스와 관련된 문제로 인한 인터럽트일 수 있습니다.

하드웨어 인터럽트는 주로 외부 장치와의 상호작용, 시스템 리소스 관리, 그리고 입출력 처리 등에 사용되며, 이를 통해 컴퓨터 시스템이 효율적이고 신속하게 다양한 작업을 처리할 수 있습니다.

 

 

---

 

하드웨어 인터럽트 처리 순서 

인터럽트 서비스 루틴 (ISR): 인터럽트가 발생하면 CPU는 현재 실행 중인 작업을 중단하고 해당 인터럽트에 대응하는 특별한 코드 블록으로 이동합니다. 이 코드 블록을 인터럽트 서비스 루틴(ISR)이라고 합니다.

1. 인터럽트 발생 (Interrupt Occurs): 외부 이벤트나 조건이 발생하여 인터럽트가 요청됩니다. 이벤트는 하드웨어 인터럽트, 소프트웨어 인터럽트(예: 시스템 콜), 예외 상황 등 다양한 원인으로 발생할 수 있습니다.
2. 인터럽트 플래그 확인 (Check Interrupt Flag): 인터럽트 서비스 루틴(ISR)이 실행되기 전에 해당 인터럽트가 활성화되어 있는지(인터럽트 플래그가 설정되어 있는지) 확인합니다. 인터럽트 플래그가 설정되어 있지 않으면 인터럽트를 무시하고 계속 진행합니다.
3. 현재 상태 저장 (Save Current State): 현재 CPU의 상태(레지스터의 값, 프로그램 카운터 등)는 스택 또는 특정 레지스터에 저장됩니다. 이는 나중에 인터럽트 서비스 루틴이 실행을 마치고 원래의 작업을 계속하기 위해 필요합니다.
4. 인터럽트 마스킹 (Interrupt Masking): 일부 시스템에서는 인터럽트가 처리되는 동안 다른 인터럽트가 발생하는 것을 막기 위해 인터럽트를 마스킹합니다. 마스킹은 현재 인터럽트를 받아들일 것인지 결정하는 메커니즘입니다.
5. 인터럽트 벡터 찾기 (Find Interrupt Vector): 인터럽트 발생 시, 해당 인터럽트에 대응하는 인터럽트 벡터를 찾습니다. 인터럽트 벡터는 특정 인터럽트 서비스 루틴(ISR)의 주소를 나타냅니다.
6. 인터럽트 서비스 루틴 호출 (Call Interrupt Service Routine, ISR): 찾은 인터럽트 벡터를 사용하여 해당 인터럽트 서비스 루틴(ISR)을 호출합니다. ISR은 실제로 인터럽트를 처리하고 필요한 동작을 수행합니다.
7. 인터럽트 서비스 완료 및 복구 (Interrupt Service Completion and Restore): ISR이 처리를 완료하면 저장한 CPU 상태를 복구하고, 마스킹된 인터럽트를 해제합니다.
8. 인터럽트 처리 종료 및 원래 작업 계속 (Resume Original Task): 모든 과정이 끝나면 CPU는 원래 수행하던 작업으로 복귀하고, 프로그램 카운터 등을 복원하여 정상적인 실행을 계속합니다.

 

 

---

Instruction Cycle

- Program Counter Increment: The program counter is increased to point to the next instruction's memory address.

- Fetch: The CPU fetches the instruction from the memory location pointed to by the program counter.

- Decode: The fetched instruction is decoded into an internal format that the CPU can understand.

- Execute: The CPU performs the operation specified by the decoded instruction.

- Write Back: The result of the execution is stored, typically in registers or memory.

 

Interrupts

- Interrupt Occurs: External events or conditions trigger an interrupt, causing the CPU to temporarily halt its current execution.

- Save Current State: The CPU saves its current state, including the program counter and register values.

- Interrupt Masking: Some systems may temporarily disable interrupts to prevent additional interruptions during the - handling of the current interrupt.

- Find Interrupt Vector: The interrupt vector is used to locate the address of the corresponding Interrupt Service Routine (ISR).

- Call ISR: The ISR is executed to handle the specific interrupt, performing necessary actions or computations.

- Interrupt Service Completion and Restore: After ISR execution, the CPU restores the saved state and may re-enable interrupts if they were temporarily disabled.

- Resume Original Task: The CPU returns to the interrupted task, continuing from where it left off.

 

Synchronous Interrupts

- Synchronous Interrupts:Synchronous interrupts, also known as exceptions, occur as a result of specific program instructions or CPU operations.

- Examples: Arithmetic errors, illegal instructions, page faults, and division by zero are common synchronous interrupt examples.

- Handled by ISR: Synchronous interrupts are typically handled by dedicated ISR routines to address the exceptional conditions.

 

Hardware Interrupts:

- Definition: Hardware interrupts are triggered by external devices or hardware components to gain the CPU's attention.

- Examples: Timer interrupts, I/O interrupts (e.g., keyboard, mouse), and bus errors are examples of hardware interrupts.
- Managed by Interrupt Controller: Interrupt controllers manage and prioritize hardware interrupts, directing them to the appropriate ISR.
- Enhances System Responsiveness: Hardware interrupts allow the system to respond promptly to external events and efficiently handle multiple tasks simultaneously.